余浩教授現(xiàn)擔(dān)任深圳南方科技大學(xué)深港微電子學(xué)院創(chuàng)院副院長（長聘教授），南科大—ARM中國/中興人工智能實(shí)驗(yàn)室負(fù)責(zé)人，未來通信集成電路教育部工程研究中心執(zhí)行主任。余浩教授于2017年6月加入南方科技大學(xué)。2021深圳市高層次人才孔雀團(tuán)隊(duì)項(xiàng)目帶頭人，2020吳文俊人工智能芯片專項(xiàng)獎(jiǎng)二等獎(jiǎng)獲得者，2019吳文俊人工智能技術(shù)發(fā)明獎(jiǎng)三等獎(jiǎng)獲得者。余浩教授長期從事高性能集成電路芯片設(shè)計(jì)，在相關(guān)領(lǐng)域有超過20年的科研積累（>30次 28nm-180nm流片），研究水平處于國際先進(jìn)水平。余教授在高性能集成電路（人工智能芯片，太赫茲通訊芯片，DNA傳感器芯片）領(lǐng)域取得多項(xiàng)原創(chuàng)性成果，是該領(lǐng)域的國際著名專家。

課題組長期招收博士后（Research Fellow）、研究學(xué)者、研究助理（Research Assistant）、聯(lián)培博士、碩士生（URL：http://gs.sustc.edu.cn），也歡迎海內(nèi)外訪問學(xué)者以及交換生。有意應(yīng)聘者請將詳細(xì)簡歷發(fā)送至以下郵箱：maow@sustech.edu.cn（毛老師）、yuh3@sustech.edu.cn（余老師），郵件標(biāo)題請注明"應(yīng)聘崗位名稱+姓名 "；初步確認(rèn)意向后，我們會(huì)邀請候選人來校訪問面談。

招聘崗位信息：

（1）算法崗

學(xué)歷要求：本科及以上

工作經(jīng)驗(yàn)：3年以上最佳

崗位責(zé)任：

1、負(fù)責(zé)深度學(xué)習(xí)算法的調(diào)優(yōu)與優(yōu)化

2、不同開發(fā)板算法部署

3、負(fù)責(zé)深度學(xué)習(xí)算法整個(gè)開發(fā)流程的工作，從數(shù)據(jù)標(biāo)注、模型訓(xùn)練、網(wǎng)絡(luò)優(yōu)化到模型部署等整個(gè)全流程

任職要求：

1、計(jì)算機(jī)、數(shù)學(xué)、微電子相關(guān)的本科及以上畢業(yè)

2、熟悉Python/Java/C/C++中至少一種編程語言

3、對深度學(xué)習(xí)算法有濃厚的興趣

4、能夠快速學(xué)習(xí)當(dāng)下最新視覺處理算法，根據(jù)已有數(shù)據(jù)編寫算法訓(xùn)練代碼

5、熟練使用Pytorch、Caffe、Tensorflow等框架中的一種，有部署華為邊緣設(shè)備經(jīng)驗(yàn)更佳

6、有基本攝像頭處理、網(wǎng)絡(luò)設(shè)備連接、RESTful API設(shè)計(jì)、Flask/Docker經(jīng)驗(yàn)者更佳

（2）高級算法崗

學(xué)歷要求：本科及以上

工作經(jīng)驗(yàn)：3年以上最佳

崗位責(zé)任：

1、負(fù)責(zé)深度學(xué)習(xí)算法的調(diào)優(yōu)與優(yōu)化，設(shè)計(jì)出高精度識別算法

2、快速在新開發(fā)板上部署可展示用Demo

3、快速處理大量復(fù)雜的視頻數(shù)據(jù)

4、直接對接客戶，了解開發(fā)需求

任職要求：

1、計(jì)算機(jī)、數(shù)學(xué)、微電子相關(guān)的本科畢業(yè)

2、快速學(xué)習(xí)當(dāng)下最新視頻處理算法，參悟現(xiàn)有深度學(xué)習(xí)論文精髓，根據(jù)已有數(shù)據(jù)編寫算法訓(xùn)練代碼

3、熟悉基本攝像頭處理，網(wǎng)絡(luò)設(shè)備連接，有RESTful API設(shè)計(jì)經(jīng)驗(yàn)，熟練使用Flask/Docker

4、熟練使用Python/C編程語言，有大工程交叉編譯的經(jīng)驗(yàn)更佳

5、熟練使用Tensorflow 1.x/Caffe，有部署華為邊緣設(shè)備經(jīng)驗(yàn)更佳

6、英語交流無障礙，有留學(xué)背景更佳

（3）FPGA硬件開發(fā)崗

學(xué)歷要求：本科及以上

工作經(jīng)驗(yàn)：1年以上

崗位職責(zé)：

1、負(fù)責(zé)FPGA需求分解、設(shè)計(jì)、驗(yàn)證

2、負(fù)責(zé)項(xiàng)目集成、聯(lián)調(diào)工作

3、VerilogVHDL代碼編寫、仿真、時(shí)序約束分析

4、根據(jù)要求負(fù)責(zé)FPGA邏輯概要設(shè)計(jì)及詳細(xì)設(shè)計(jì)文檔

5、參與解決各種邏輯設(shè)計(jì)技術(shù)問題，參與分析與FPGA邏輯設(shè)計(jì)相關(guān)的硬件板卡或系統(tǒng)的故障原因

6、負(fù)責(zé)版本測試及修改工作，完成售后支持保障工作

崗位要求：

1、電子工程、通信工程、自動(dòng)化相關(guān)專業(yè)，有人工智能行業(yè)背景的優(yōu)先

2、有FPGA設(shè)計(jì)方法的專業(yè)知識，包括Verilog，VHDL，時(shí)序約束，時(shí)序收斂、合成、驗(yàn)證

3、熟悉計(jì)算機(jī)體系架構(gòu)，包括ARM/RISC-V等優(yōu)先

4、熟悉Verilog，VHDL編程，具備Perl，MATLAB知識

5、有Xilinx FPGA實(shí)現(xiàn)和ISE設(shè)計(jì)工具經(jīng)驗(yàn)

6、熟練使用各種調(diào)試工具，具有良好的模擬電路和數(shù)字電路基礎(chǔ)

7、具有優(yōu)秀的學(xué)習(xí)能力、抗壓能力，責(zé)任心和團(tuán)隊(duì)合作精神

（4）人機(jī)交互界面（GUI）設(shè)計(jì)及開發(fā)崗

學(xué)歷要求：本科及以上

工作經(jīng)驗(yàn)：3年以上

職位描述：

申請人負(fù)責(zé)電路仿真軟件的人機(jī)交互界面（GUI）的設(shè)計(jì)及開發(fā)。該GUI主要用于完成參數(shù)設(shè)置，數(shù)據(jù)可視化、計(jì)算任務(wù)管理等任務(wù)。具體要求如下：

1、熟悉C/C++、QT、HTML5語言，使用過Bash/Python等腳本開發(fā)者

2、有圖形界面開發(fā)經(jīng)驗(yàn)，熟悉素材庫，有一定審美要求

3、熟悉常見的2D/3D顯示技術(shù)，如Qt，OpenGL庫等

4、熟悉常用的可視化工具包， 如VTK等

5、熟悉模塊化編程，有良好的編程習(xí)慣，能夠編寫高效、易讀、文檔完備的代碼

6、熟悉Andorid、ios、Windows系統(tǒng)，從事過相關(guān)系統(tǒng)開發(fā)者更優(yōu)

7、使用過Linux系統(tǒng)，從事過Linux環(huán)境下應(yīng)用調(diào)優(yōu)開發(fā)者更優(yōu)

8、具有EDA從業(yè)經(jīng)驗(yàn)，或?qū)﹄娐防碚�，�?shù)值算法有深入了解的將優(yōu)先考慮

9、有團(tuán)隊(duì)合作精神，良好的溝通技巧，和在最低監(jiān)督下工作的能力

10、有一定的英文讀寫能力（文獻(xiàn)閱讀及文檔編寫）

（5）EDA軟件開發(fā)崗

學(xué)歷：本科及以上

工作經(jīng)驗(yàn)：3年以上

職責(zé)描述：

申請人將負(fù)責(zé)電路仿真軟件的優(yōu)化與開發(fā)。具體要求如下：

1、熟悉C/C++語言編程開發(fā)，有相關(guān)編程項(xiàng)目經(jīng)驗(yàn)

2、有混合語言編程的經(jīng)驗(yàn)，熟悉API調(diào)用等操作

3、熟悉用于矩陣及線性方程組操作的數(shù)學(xué)函數(shù)庫（如MKL、LAPACK等），對Matlab有一定的了解

4、熟悉MPI/OpenMP/MIC等并行編程技術(shù)及相應(yīng)的代碼優(yōu)化

5、熟悉模塊化和面向?qū)ο缶幊�，有良好的編程�?xí)慣，能夠編寫高效、易讀、文檔完備的代碼

6、有團(tuán)隊(duì)合作精神，良好的溝通技巧，和在低監(jiān)督下工作的能力

7、有一定的英文讀寫能力（文獻(xiàn)閱讀及文檔編寫）

8、具有EDA從業(yè)經(jīng)驗(yàn)，或?qū)﹄娐防碚�，�?shù)值算法有深入了解的將優(yōu)先考慮

為防止簡歷投遞丟失請抄送一份至：boshijob@126.com（郵件標(biāo)題格式：應(yīng)聘職位名稱+姓名+學(xué)歷+專業(yè)+中國博士人才網(wǎng)）